## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-091505

(43) Date of publication of application: 31.03.2000

(51)Int.CI.

H01L 21/822 G11C 11/413 G11C 16/06 G11C 29/00 H01L 21/82

(21)Application number: 10-253995


(71)Applicant: TOSHIBA CORP

(22)Date of filing: 08.09.1998

(72)Inventor: UMEZAWA AKIRA ATSUMI SHIGERU

BANBA HIRONORI SHIGA HITOSHI

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE



fuse cell FC.

(57) Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device, capable of keeping a large difference between a read voltage and the threshold voltage of a fuse cell which corresponds to storage data regardless of the voltage fluctuation of a power source and the temperature fluctuation.

SOLUTION: This device is provided with a fuse cell circuit 4 provided with the fuse cell FC, a fuse cell control circuit 3 for reading data stored in the fuse cell FC, a booster circuit 1 for generating a boosted voltage VDDP and a voltage conversion circuit 2 for using a reference voltage Vref and converting the boosted voltage VDDP into the read voltage VDDR to be used at reading the data from the fuse cell FC. Then, the reference voltage Vref is generated by utilizing the threshold voltage of a reference cell REFC which is provided with the same structure as the

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-91505 (P2000-91505A)

(43)公開日 平成12年3月31日(2000,3,31)

(51) Int.Cl.		識別記号		FΙ					テーマコード(参考)
H01L	27/04			H0	1 L	27/04		В	5 B O 1 G
	21/822			C 1	1 C	29/00		603J	5 B 0 2 ii
G11C	11/413					11/34		341C	5F038
	16/06					17/00		632Z	5 F 0 6 4
	29/00	603		H0	1 L	21/82		F	5 L 1 0 6
			審查請求	未補求	耐对	ママック マップ マップ マップ マップ アイス マップ アイス アイス マップ アイス	OL	(全 %) 頁)	最終頁に続く
(21)出願番号		特職平10-253995		(71) 出職人 000003078					
						株式会	社東芝		
(22) お順日		平成10年9月8日(1998.9.8)				神奈川	県川崎	市幸区堀川町	72番地
				(72)発明者 梅沢 明					
						神奈川	県川崎	市幸区堀川町	「580番1号 株
						式会社	東芝半	導体システム	技術センター内
				(72)	発明	者 凝美	滋		
						神奈川	県川崎	市幸区堀川町	「580番1号 株
						式会社	東芝半	導体システム	技術センター内
				(74)	代理》	لا 100058	479		
						弁理士	- 鈴江	武彦 (外	6名)


## 最終頁に続く

## (54) 【発明の名称】 半導体集積回路装置

## (57)【要約】

【課題】 読み出し電圧と、記憶データに対応したヒュ 一ズセルのしきい値電圧との差を、電源の電圧変動や温 度変動に係わらずに大きく保てる半導体集積回路装置を 提携すること。

【解決手段】 ヒューズセルFCを含むヒューズセル目 路名と、ヒューズセルFCに記憶されたデークを積み出 すじューズセル制御回路3と、昇圧電圧VDDPを発生 する昇圧回路1と、参照電圧Vrefを使用して、昇圧電 EVDDPをヒューズセルFCからデークを添み出すと 参に使用される読み出し電圧VDDRに変換する電圧変 検回路2とを具備する。そして、参照電圧Vrefを、と セューズセルFCと同一構造を有した基準セルREFでした。 しきい値電圧を利用して発生させることを特徴としている。



## 【特許請求の範囲】

【請求項1】 ヒューズセルを含むヒューズセル回路

前記ヒューズセルからデータを読み出すヒューズセル制 御回路と

参照電圧を使用して、所定の入力電圧を前記しューズセルからデータを読み出すときに使用される読み出し電圧 に変換する電圧変換回路と。

前記参照電圧を、前記ヒューズセルと同一構造を有した 素子のしきい値電圧を利用して発生させる参照電圧発生 回路とを具備することを特徴とする半導体集積回路装 質

【請求項2】 前記参照電圧のレベルを電流変換により 他のレベルに変換する電流変換回路を、さらに具備する ことを特徴とする請求項1に記載の半導体集積回路装

■。 【請求項3】 前記電圧変換回路は、前記参照電圧の変 動成分を含む電圧をゲートに受けて前記入力電圧を前記 読み出し電圧にレギュレートするトランジスタを含むこ とを特徴とする請求項1および請求項2いずれかに記載

の半導体集積回路装置。【請求項4】 前記参照電圧の変動成分を含む電圧は、

- (A) 前記参照電圧と前記読み出し電圧との差を差動増 幅した電圧。
- (B) 前記参照電圧を電流変換した電圧.
- (C) 前記参照電圧そのもの、

上記(A)~(C)のいずれか一つであることを特徴と する請求項3に記載の半導体集積回路装置。

【請求項5】 外部電源を昇圧して昇圧電圧を発生させ、前記昇圧電圧を前記電圧変換回路に前記入力電圧として供給する昇圧回路を、さらに具備することを特徴とする請求項1乃空請求項4いずれか一項に記載の半導体集積回路装置。

【請求項6】 前記電圧変換回路は、前記読み出し電圧 が所定のレベルに達したとき、前記昇圧回路の昇圧動作 を停止させるディテクタを含むことを特徴とする請求項 5に記載の半導体集額回路装置。

【請求項7】 前記昇圧回路は、前記ヒューズセルから のデータ読み出しが終了した後、非活性となることを特 徴とする請求項5に記載の半導体集積回路装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、複数の品種に対 応したモード設定用データや、リダンダンシ技術に使用 されるリダンダンシデータ等を記憶させるヒューズセル を備えた半導体集積回路装置に関する。

#### [0002]

【従来の技術】複数の品種に対応したモード設定用データ、例えばI/Oのビット数を変えるようなデータを不 揮発性メモリセルに記憶させ、これによりI/Oのビッ ト数が変えられるような半導体集積回路装置は、特開平 2-116084号公報、特開平2-243677号公 報等に記載されている。

【0004】ヒューズセルに記憶されているデータは、 最品の品種を決定するデータ、および不良カラム/ロー をスペアのカラム/ローに切り換えるデークである。こ れらのデータは、装置が運搬物作を開始する前に読み出 レ/ラッチを大いなければならない。このため、ヒュー ズセルを個える半導体集権回路装置においては、通常 動作を開始する前に、ヒューズセルからのデータ読み出 レ/ラッチを実行する国際発行られる。このデータ読 み出し/ラッチを実行する国際系の構成を図17に、そ の推変を信号または電圧波形を図18に示す、以下、そ の構成を動作ともに説明する。

【0005】図18に示す信号POMRSTは、パワーオンリセット信号である。信号POMRSTは、外部電源Vddの電位が0Vから上昇し、電源投入検知レベルVPOMRST(〜2V)に達すると"L"レベルとなる。これにより電源が投入されたことが検知される。

【0006】信号PONEST'は、パワーオンリセット信号 の一つである。信号PONESTと異なるところは、信号PONES STが、外部電源V d d が検知レベル V PONESTに達した時 に"L"レベルになるのに対し、信号PONEST'は、外部 電源V d d が変定レベル (~3 V) に連した後に"L" レベルになることである。即ち、信号PONEST'は、外部 電源V d d が変定レベル(~3 とを示す信号であ る。

【0007】図17に示す昇圧回路201は、信号PONR 57'が"L"レベルとなると活性化し、外部電源VDDPに対 6所定レベル(~6.5V)の月圧電圧VDDPに対 する。昇圧電圧VDDPは、電圧変換回路202に供給 される。昇圧電圧VDDPは、電圧変換回路202にお いて読み出し窓FVDDPに変換される。

【0008】電圧変換回路202は、昇圧電圧VDDP を所定レベル(~4.8V)の読み出し電圧VDDRに レギュレートする図示せぬVDDRレギュレータ、およ び読み出し電圧VDDRが所定レベルであるか否かを検 知する図示せぬVDDRディテクタを含んでいる。

【0009】図示せぬVDDRレギュレータは、参照電 圧Vref を使用して、昇圧電圧VDDPを所定レベルの 読み出し電圧VDDRにレギュレートする。図示せぬV DDRディテクタは、参照電圧Vref を使用して、読み 出し電圧VDDRが所定レベルに達したか否かを検知する信号SVDDRを出力する。信号SVDDRは、読み出し電圧 VDDRが所定レベルに達すると"H"レベルとなる。 この信号SVDDRは、ヒューズセル制御回路203に供給 される。

【0010】ヒューズセル制御回路203は、信号PONR ST'が"L"レベルとなると活性化し、信号SVDDRが "H"レベルとなると、ヒューズセルからのデータ読み

出し/ラッチシーケンスを実行する。

【0011】 Lューズセル回路204は、ヒューズセル 下C、ヒューズセルFCからデータを読み出すときの負 荷となるPMOS P202、ヒューズセルFCとPM OSP202との間に接続され、しきい値電圧が利まばの とされたNMOS NIZO1、装置が場所動作をしている間、ヒューズセルFCから読み出されたデータを ラッチするラッチ回路LAT、および読み出し/ラッチ シーケンスが実行されている間、ラッチ回路LATと、 PMOS P202とNMOS NIZ01とのノード 241とを複数する特殊回路で3を有している「

[0012] ヒューズル制御回路203は、信号PNB ボ', が "L" レベルのとき、信号SVDDRが "H" レベル となると、信号FSREADは、PMOS P202、および接続 回路TGに供給される。信号FSREADが "H" レベルの 間、PMOS P202、および接続回路TGはともに 準満状態となる。

【0013】次いで、信号FSBIASはよび信号FSMLが それぞれ、所定期間 "H" レベルとなる。これによりノ ード241の電位は、ヒューズセルFCが "ON" か "OFF" かで変化する。ノード241の電位は、接続 回路TGの入力に供給される。接続回路TGは、ノード 241の電位に応じ、"H" レベルまたは "L" レベル いずわかの出入をラッチの限し、ATに供給する。

【0014】このようにしてヒューズセルFCに記憶されていたデータは、装置が通常動作を開始する前に読み出され、ラッチ回路LATにラッチされる。ラッチ回路LATは、装置が通常動作をしている間、そのラッチしているデータFISFを出力する。

【0015】このようなヒューズセル制制回路203に おいて、信号FSMLを外部電源Vdよりも高い読み出 七電圧VDDEとする理由は、次の通りである。半導体 集積回路装置は低消費電力化の傾向にあり、現在では、 外部電源Vddのレベルは3V以下まで進展してきてい な、外部電源Vddが3V以下になると、プロセスを にもよるが、ヒューズセル下での中性しきい値電圧(柴 外線を照射し、浮遊ゲートから電子を放出させた状態、 以下初期しまい値電圧という)のほうが、外部電源Vd dよりも富くなことがある。

【0016】このような場合において、ヒューズセルF Cが記憶するデータの一つを初期しきい値電圧としてい ると、ヒューズセルFCは"OFF"してしまい、正しいデータを読み出せくなる。

【0017】これを防ぐためた、ヒューズセルFCのゲートに対し、外部電源V d d よりも高い読み出し電圧V DDRを与えるのである。このようにすることで、ヒューズセルFCのしきい値電圧が初期しきい値電圧にあっても、ヒューズセルFCを正しく"ON"させることができる。

【0018】このような読み出し電圧VDDRは、電圧 変換回路202において、昇圧電圧VDDRを読み出し 電圧VDDRに変換するととで得られる、昇電電圧VD DPを読み出し電圧VDDRに変換するためには、基準 となる参照電圧Vrefが必要である。図17中、参照符 9205に示す回路が、参照電圧Vref を発生させる参 照電圧発生回路である。

(0019) 従来、この参照電圧発生回路205には、電源電圧依存性および温度依存性が少ないバンドギャップレファレンス回路が用いたれており、バンドギャップレファレンス回路を用いて参照電圧Vref を発生させている。これにより、参照電圧Vref は、電源電圧の変勢や温度の変勢に係わらずに、ほぼ一定のレベル(~1.25V)で発生させることができる。

### [0020]

【発明が解決しようとする課題】このようにバンドギャップレファレンス回路は、電源電圧体存性まれが温度依存性が少ない。という酸れた面を有している。しかしながら、バンドギャップレファレンス回路を用いて発生させた参照電圧VFFを使用して発生さる。 み出し電圧VDDRに変換すると、変換された読み出し電圧VDDRは、電源電圧の変勢で温度の変勢に係わらずに、は3年で度のVKルとなってしまう。

[0021]これに対し、ヒューズセルドCのしきい値 電圧は、電源電圧体存性もよび温度依存性を持つ。この なめ、外都電源Vddが大冬く変動したり、装置が高温 または低温環境下にある場合には、読み出し電圧VDD Rと。配槽データに対応したヒューズセルドCのしきい 値電圧との差、即ちマージンが小さくなってしまう事情 がある。

【0022】この発明は、上記の事情に鑑みて為された もので、その主要な目的は、電源の電圧変動や温度変動 に係わらずに、読み出し電圧と、記憶データに対応した ヒューズセルのしきい値電圧との差を大きく保てる半導 体集積回路装置を提供することにある。

### [0023]

【課題を解決するための手段】上記主要な目的を達成するために、この発明に係る半等体集権回路装置では、読み出し電圧の変換に使用する参照電圧を、ヒューズセルと同一構造の素子のしきい値電圧を利用して発生させることを特徴としている。

【0024】上記構成を有する半導体集積回路装置であ

ると、参照復圧を、ヒューズセルと同一構造の素子のし さい値電圧を利用して発生させる。このため、参照電圧 は、ヒューズセルのしきい値電圧と同じように、電源電 圧の変勢や温度の変勢によって変動するようになる。こ のように変勢する参照電圧を使用して、集積間をの動作 に使用する動作電圧を読み出し電圧に変換すると、読み 出し電圧は、ヒューズセルのしきい値電圧の変勢に併せ で変動するようになる。

【0025】このように読み出し電圧が、ヒューズセル のしきい値電圧の変動に併せて変動することで、読み出 し電圧と記憶データに対応するヒューズセルのしきい値 電圧との差は、電源電圧の変動や温度変動に係わらずに 大きく保つことができる。

### [0026]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。

[第1の実施形態] 図1は、この発明の第1の実施形態 に係るヒューズセルからのデータ読み出し/ラッチを実 行する回路系の構成を示す回路図である。図2は、その 主要な信号または電圧波形を示す波形図である。以下、 その構成を、その動作とともに説明する。

【0027】図2に示す信号PONESTは、パワーオンリセット信号である。信号PONESTは、外部電源Vddの電位が0Vから上昇し、電源投入検知レベルVPONRST(~2V)に達すると"L"レベルとなる。これにより電源が投入されたことが検知された

【0028】信号POMPST は、パワーオンリセット信号の一つである。信号POMPST 異なるところは、信号POMPSTが、外部電源V d d が検知・ベルV POMPSTで達した時に "L" レベルになるのに対し、信号POMPST は、外部電源V d d が安定レベル (~3V) に達した後に "L" レベルになることである。即ち、信号POMPST は、外部電源V d d が安定レベルに達したことを示す信号であ

## 。 【0029】図1に示す昇圧回路1は、信号PONRST'が "L" レベルとなると活性化し、外部電源Vddを所定

"L"レベルとなると活性化し、外部電源Vddを所定 レベル (~6.5V) 昇圧電圧VDDPに昇圧する。昇 圧電圧VDDPは、電圧変換回路2に供給される。昇圧 電圧VDDPは、電圧変換回路2において読み出し電圧 VDDRに変換される。

【0030】電圧変換回路2は、昇圧電圧VDDPが所定レベルであるか否かを検触するVDDPディテクタ2 、昇圧電圧VDDPを所定レベル(〜4、8V)の読み出し電圧VDDRにレギュレートするVDDRレギュレータ22、および読み出し電圧VDDRが廃レベルであるか否がを検知するVDDRディテクタ23を含んでいる。

【0031】VDDPディテクタ21は、差動増幅器 (オペアンプ) OP. 1を有する。この差動増幅器OP. 1 は、その正入力端子(+)に、抵抗R1、R2によって 昇圧電圧VDDPを抵抗分割した電圧を受け、その負入 功端子(一)に、参照電圧Vref を受ける。これによ り、差動増報器OP. 14は、昇圧電圧VDDPが所定レベ ルに達したが否かを検知するアナロブ信号を出力する。 このアナロブ信号は、インバータJNN、1に入りされ、昇 圧電圧VDDPが所定レベルに達したか否かを検知する デジタル信号CPENに変換される。信号CPENは、昇圧回路 1に供給される。

【0032】図3は 昇圧回路1の一回路例を示す回路 図である。図3に示すように、昇圧回路1は、発振信号 ゆを発振するリングオシレータ11、および発振信号
の にしたがって、外部電源Vddを昇圧電圧VDDPに昇 圧するチャージボンプ回路12を含んでいる。リングオ シレータ11は、信号PONRST'が "L" レベルとなると 活性化し、信号CPENが"L"レベルの間、発振信号 のを 出力する。発振信号φが発振されている間、チャージボ ンプ回路12は外部電源Vddを昇圧する。信号CPEN は、昇圧電圧VDDPが所定レベルより低い間、"L" レベルとなってリングオシレータ11を動作させ、昇圧 電圧VDDPが所定レベルに達すると、"H"レベルと なってリングオシレータ11の動作を停止させる。これ により、昇圧電圧VDDPは、所定レベルに保たれる。 【0033】VDDRレギュレータ22は、差動増幅器 (オペアンプ) OP. 2を有する、この差動増幅器OP. 2 は、その正入力端子 (+) に、抵抗R3、R4によって 読み出し電圧VDDRを抵抗分割した電圧を受け、その 負入力端子(一)に、参照電圧Vrefを受ける。これに より、差動増幅器OP. 2は、昇圧電圧VDDPを所定レ ベルの読み出し電圧VDDRにレギュレートするアナロ グ信号VRを出力する。アナログ信号VRは、PMOS P1のゲートに供給され、PMOS P1の電流駆動 能力をアナログ制御する。これにより、昇圧電圧VDD

P1のゲートに供給され、PMOS P1の電流駆動 能力をアナログ制御する。これにより、昇圧電圧VDD Pは、所定レベルの読み出し電圧VDDRにレギュレー トされる。

【0034】VDDRディテクタ23は、差動増幅器 (オペアンア)の・3を有する。この差動増幅器(P・3 は、その正人力増予(+))に、抵抗官5、R6によって 読み出し電圧VDDRを抵抗分割した電圧を受け、その 負入力増予(-)に、参照電圧Vrofを受ける。これた り、差動増幅器(P・3 は、読み出し電圧VDDRが所定レベルに達したが否かを検加するアウログ信号も出力する。このアナログ信号は、インバータ1W・2に入力さん、読み出し電圧VDDRが所定レベルに達したか否かを検知するデジタル信号5VDRに変換される。信号5VDRは、読み出し電圧VDDRが所定レベルに達すると、 "H"レベルとなる。信号5VDRは、ヒューズセル制御回路3に携合される。

【0035】ヒューズセル制御回路3は、信号PONRST'が"L"レベルとなると活性化し、信号SVDDRが"H"レベルとなると、ヒューズセルからのデータ読み出し/

ラッチシーケンスを実行する。

【0036】ヒューズセル回路4は、ヒューズセルF C、ヒューズセルFCからデータを読み出すときの負荷 となるPMOS P2、ヒューズセルFCとPMOS P2との間に接続され、しさい値電圧がほぼOVとされ たNMOS N11、装置が適常動作をしている間、セ ユーズセルFCから読み出されたデータをラッチすら 実行されている間、ラッチ回路しATと、PMOS P 2とNMOS N11とのクード41とを接続する接続 回路TGを有している。

【0037】図4および図5は、ヒューズセル制物回路 3の一回路解を示す四路図である。図4に示すように、 ヒューズセル制物回路3は、フリップフロップ31を有 する。フリップフロップ31は、信号FOMSST によりリ セットされ、信号 SVDORLは7と出力する、信号 SVD DUATは、フリップ31が信号 FOMSST によっ てリセットされた後、信号 SVDGLが一旦 "HT レベルと なると、"H" レベルを維持する。信号 SVDGLATは、 いい人名信号を中国路 32に入力される。

【0038】パルス信号発生発生回路32は、信号SVD PMLAT が "H" レベルとなると、パルス傷で1を特つパルス信号等RRIGER が "H" レベルとなると、図4に示すインバータ1NW、3は "H" レベルの信号等ERAD は "H" レベルの信号等ERAD は "H" レベルの信号等ERAD は "H" レベルの信号等EBAD が "H" レベルの信号を出力する。 (AVI ― JNW、4 は "L" レベルの信号を出力する。 (AVI ― JNW、5 は "H" レベルの信号を出力することによって、インバータ1NW、5 は "H" レベルの信号 FSBLAS 出力する。 さらに4 ンバータ1NW、6 が "H" レベルの信号F SBLAS およびレベルシフタ1S、1 が "H" レベルの信号F SBLAS よびレベルシフタ1S、1 が "H" レベルの信号 FSBLAS はびレベルシフタ1S、1 が "H" レベルの信号 FSBLAS はびレベルシフタ1S、1 が "H" レベルの信号 FSBLAS はびレベルシフタ1S、1 が "H" レベルの信号 FSBLAS に JC 」このとき、信号 FIECADのレベルは外部電源

Vdd. 信号FSMのレベルは読み出し電圧VDDRで ある。また、信号FSBIASのレベルは、NMOS NE 2のしきい値電圧程度となる。図5中、NMOS NI 3は、しきい値電圧がほぼ O V とされた N M O S であ る。、信号FSREADは、ヒューズセル回路4のPMOS P2、および接続回路TGに供給される。信号FSRE ADが "H" レベルの間、PMOS P2、および接続回 路TGはともに適浦状態となる。信号F SBIASはNMO S NI1のゲートに供給され、信号FSWLはヒューズ セルFCのゲートに供給される。これにより、ノード4 1の電位は、ヒューズセルFCが "ON" か "OFF" かで変化する。ノード41の電位は、接続回路TGの入 力に供給される。接続回路TGは、ノード41の電位に 応じ、"H"レベルまたは"L"レベルいずれかの出力 を出力する。ラッチ回路LATは、この出力をラッチす \$.

【0040】このようにしてヒューズセルFCに記憶されていたデータは、装置が通常動作を開始する前に読み出され、ラッチ回路LATにラッチされる。ラッチ回路 LATは、装置が通常動作をしている間、そのラッチしているデータPUSを出力する。

【0041】この検、バルス信号TRILIDE が"H"レベルから"L"レベルとなり、図4に示す遅延回路33が 片の遅延時間とび終起寄ると、信号FREADが"L"レベルとなる。信号FREADが"L"レベルとなり、信号FSBIASおよび信 FSBEADが"L"レベルとなり、信号FSBIASおよび信 分下の場合である。 発生回路34は、バルス幅で5を持つバルス信号FEMO を出力する。信号FEMDが出力されることにより、読み 出し/ラッチシーケンスは終すする。

【0042】このような回路系において、第1の実施形態では、参照電圧Vrefを、バンドギャップレファレンス回路ではなく、ヒューズセルFCと同一構造の素子を用いて発生させる。

【0043】以下、この参照電圧Vret を発生する参照 延圧発生開発5の一回路例を説明する。図1に示すよう に、参照電圧発生回路5は、参照電圧Vret を出力する 参照電圧出力段51、出力段51に入力電流を入力する 入力段52、およびバイアス電圧VBIASを出力するVBI S発生回路53とを含んでいる。

【0044】出力段51は、ソースに分解電源Vddを 受付るPMOS P3、このPMOS P3のドレイン にドレインを接続した、しきい値電圧が以近0Vとされ たNMOS N14、およびこのNMOS N14のソ ースにドレインを接続し、ソースに回路内接地電位Vs を受付る基準セルREFCを有している。基準セルR EFCは、ヒューズセルFCと同じ形状および特性を有 する不得熱性型のメモリセルである。即ち、ヒューズセ ルFCと同一構造の素子である。即ち、ヒューズセ ルFCと同一構造の素子である。

【0045】参照電圧Vrefは、PMOS P3のドレインとNMOS NI4のドレインとのノード54から 得られる。このノード54は、電圧変換回路2に接続されるとともに、基準セルREFCのゲートに接続される。NMOS NI4のゲートは、VBIAS発生回路53 に終終されている。

【0046】VBIAS発生回路53は、ソースに外部電源 Vddを受け、ゲートに回路内接地電位Vssを受ける PMOS PMOS P4、CのPMOS P4のドレ インにドレインとゲートとを接続し、しきい値電圧がほ ぼのVとされたNMOS NI5、このNMOS NI 5のソースにドレインとゲートとを接続し、ソースに回 路内接地電位Vssを受けるNMOS NE6を有して いる。このVBIAS発生回路53は、外部電源Vddが1 V欄定でも動作可能である。

【0047】バイアス電圧VBIASは、PMOS P4の

ドレインとNMOS NI5のドレインとのノード55 から得られる。このノード55は、NMOS NI4の ゲートに接続されている。

【0048】バイアス電圧VBIASのレベルは、NMOS NI5の五検管しきい値電圧とNMOS NE6の五 極管しきい値電圧との和である。NMOS NI5のし さい値電圧を "VTHI"とし、NMOS NE6のしき い値電圧を "VTHE"とすると、バイアス電圧VBIAS

VBIAS = VTHI + VTHE

となる。NMOS NI5のしきい値電圧VTHI はほぼ OVであるので、バイアス電圧VBIASは、

VBIAS = VTHE

となり、NMOS NE6のしきい値電圧VTHE にほぼ 等しくなる。NMOSNE6のしきい値電圧VTHE をほ ぼ1Vとすると、バイアス電圧VBIAはほぼ1Vとな る。よって、NMOS N14のゲートの電圧VGN1 4は1VB度となる。

【0049】NMOS N14の校目は、基準セルRE FCのドレインの電圧が大きぐなったときに、基準セル REFCに生する"ソフトライト現象"を抑制すること である。基準セルREFCは、不博発性メモリセルであ ラ、モのゲート始縁駅中には確存を蓄積さための電荷 蓄積部(浮遊ゲート)が扱けられている。このため、基 準セルREFCにおいても、ヒューズセルFCし同様 に、"ソフトライト現象"によるしきい値電圧の変動を 抑制することが望まれる、この発明においては、基準セ ルREFCのはらい値電圧が変動すると、参照電圧VF

【0050】ソフトライトを抑制するためには、基準セルREFCのドレインの電圧VDを1V以下とするのが 良い、このために、NMOS NI4を設け、かつNM OSNI4のゲートの電圧VGNI4を1V程度とする。N MOS NI4のソースと基準セルREFCのドレイン とは互いに接続されているために、基準セルREFCのドレイン ドレインの電圧VDは、NMOS NI4のソースの電 圧となる。ここで、NMOS NI4のしきい値電圧 を、NMOS NI50にしていませい。とすると、基準

VD = VGNI4 - VTHI

f の値が変わってしまうからである。

となる。ゲートの電圧VGNI4はバイアス電圧VBIASであるので、基準セルREFCのドレインの電圧VDは、 VD = (VTHI + VTHE) - VTHI マンTHE

となり、NMOS NE6のしきい値電圧VTM にほぼ 等しくなる。これにより、基準セルREFCのドレイン の電圧VDを1 V以下にでき、基準セルREFCに生ず る"ソフトライト現象"が抑制される。

【0051】NMOS NI1、NI5にはそれぞれ、 しきい値電圧がほぼ0Vとされた、いわゆるイントリン シック型のNMOSを用いているが、これはエンハンス メント型のNMOSに変更されても良い。しかし、イン トリンシック型のNMOSを用いることで、基準セルR EFCのドレインの電圧VDのばらつきが抑制される。 という利点があるので、NMOS NII、NI5には それぞれ、イントリンシック型のNMOSを用いること が軽ましい。

【0052】また、参照電圧出力除51の、参照電圧で で有を発生させるときの負荷となる部分には、PMOS P3が用いられている。このため、参照電圧Vrefを 発生させるためには、このPMOS P3を"ON"さ せなければならない。PMOS P3を"ON"させる 回路が入力除う2である。

【0053】入力限52は、ソースに外部電源ではdを 受けるPMOS P5、およびPMOS P5のドレインと回路内接地電位Vssとの間に接続された定電流源 56を有している。定電流源 56は、1 μAの定電流を 流す。また、基準セルREFCのしきい値電圧VTIREFC は、そのドレイン電流が現在値に達したとものゲートの 電圧、と定義される。参照電圧発生同路5の入力限52 と出力段51とはカレントミラー回路の構成である。し たがって、この第1の実施形態では、基準セルREFC のしきい値電圧VTIREFCは、ドレイン電流が1μAに達 したと多のゲートの属圧と定義される。

【0054】PMOS P3を"ON"させるための電 EVGP3 は、PMOS P5のドレインと定電流源56 のドレインとのノード57から得られる。このような参 原電圧発生回路5であると、定電流源56が144の定 電流を流したとき、PMOS P3が"ON"し、外部 電源Vdのがノード54を介して、基準セルREFCの ゲートに解給される。このとき、外部電源Vdのが、基 権セルREFCのしきい値電圧VTHBFFGは上であると、 基準セルREFCが「ON"する。このとき、基準セル REFCがNMOSで構成されている、とすると、ノー ド54の電圧・即ち零電電子VFでは、

Vref = VTHI + VTHREFC

となる。NMOS52のしきい値電圧VTHI はほぼ0V であるので、参照電圧Vref は、

Vref ≒ VTHREFC

となる。

【0055】このように第10実施形態に係る半導体集 積回路装置が具備する参照電圧発生回路5は、参照電圧 Vref を、基準セルREFCのしきい値電圧VTHRFCを 利用して発生する。

【0055】上記参照延圧発生回路5においては、参照 延圧Vref は、実質的に基準セルREFCのしきい値電 圧VTREFCとなる。基準セルREFCは、ヒューズセル FCと同一構造の素子である。このため、参照電圧Vre は、電源電圧の変動や過度の変動に応じてヒューズセ ルのしきい値配圧VTFPCに同じように変動する。このよ うに変動する参照電圧Vrefを使用して、昇圧電圧VD DPを読み出し電圧VDDRに変換することで、読み出 し電圧VDDRを、ヒューズセルFCのしきい値電圧V TIFCの変動に併せて変動させることができる。

【0057】図6はヒューズセルFCのしきい値電圧および読み出し電圧VDDRの温度依存性を示す図である。同図(A)は参照電圧VPでき、バンドギャップレファレンス回路を利用して発生させた場合、同図(B)は参照電圧VPでき、基準セルREFCのしきい値電圧を利用して発生させた場合を示している。

【0058】同郊(A)に示すように、参照電圧Vre を、バンドギャップレファレンス回路を利用して発生さ せた場合には、低温側で、ヒューズセルFCが 'ON' するときのしきい値電圧 (初期しきい値電圧) と読み出 電圧VDDEの差(AV1)、反対に高端側で、ヒ エーズセルFCが 'OFF' するときのしきい循電圧 (書き込みしきい値電圧) と読み出し電圧VDDRとの 差(AV2)がそれぞれ小さくなってしまう。

【0059】これに対し、同図(B)に示すように、参 郷電圧Vrefを、基準セルREFCのしきい値電圧を利 用して発生させた場合には、読み出し電圧VDDRが、 セューズセルFCのしきい値電圧の変動に併せて変動す る。このため、ヒューズセルFCが"ON" するときの とい値電圧(初期しきい値電圧)と読み出し電圧VD DRとの整(AV1)、ヒューズセルFCが"OFF" するときのしきい値電圧(書き込みしきい値電圧)と読 み出し電圧VDDRとの差(AV2)は、温度に係わらず、ほぼ一定に戻つことができる。

【0060】なお、電源電圧依存性については特に図示しないが、図6と同様の傾向を示すことはもちろんである。また、参照電圧発生回路5から、バンドギャップレファレンス回路を排除したことによって、下記のような利点も得ることができる。

【0061】図17に示した参照電圧発生回路205では、差勤増開器(オペアンプ)0P.200を用いて、参 駅電圧Vrefのレベルを帰還制御する。このために"発 振現象"への対策が必要である。

[0062] これに対し、図1に示した参照電圧発生回路5では、帰還開御を行わないので、"発展現象"への対象ではる。特に"発展現象"への対象には、集積回路中に発展防止用のコンデンサを必要とし、面積の増加を招きやすいが、このようなコンデンサが不要なた。参照電圧発生回路5は、参照電圧発生回路205に比べてより小さい面積で形成できる。

【0063】また、差動神価層印。200は、回路設計 が難しいアナログ系回路。即ちオペアンアである。これ に対し、参照電圧発生回路5はデジタル系囲路である。 デジタル系回路は、アナログ系回路に比べて回路設計が 簡単である。勤大な回路が集積される集積回路中から、 アナログ系回路を一つてもまげることは、影響力者に対す る負担の軽減、および開発速度の向上に寄与する。

【0064】さらに、参照電圧発生回路205は、電源 投入後、装置が通常動作を開始する前から動作される。 このため、その最小動作電圧Vddminには、次のよう な条件が設定される。

[0065] Vddmin < VPONRST

Vddmin < VBGRMIN

電圧VPONRSTは電源投入検知レベル、電圧VBGRMINは、 パンドギャップレファレンス回路の出力が安定する、最 小の外部電源Vddのレベルである。

【0066】この最小動作電圧V d dain の条件は、あ らゆる温度やアロセスバラツキを含めて満足する必要が ある。最小動作電圧V d dain が、上記の条件のように 制限されると、参照電圧発生回路 205の後限に接続さ れる電圧変換回路 202や、ヒューズセル制即回路 20 3、ヒューズモル回路 2010の国際設計で・ジンが小さ くなってしまう。回路設計が制約されたり、マージンが 小さくなってしまうと、歩留りが悪化するなどの影響が たる

【0067】さらに電圧VBGRMINと電圧VPONRSTとの間には、次のような関係がある。

VBGRMIN < VPONRST

電圧VBGRMINが電圧VPONRST以上になってしまうと、バンドギャップレファレンス回路は、一定レベルの参照電圧Vref を保証できなくなる。

【0068】これに対し、参照電圧発生回路らは、バンドギャップレファレンス回路を含まないので、最小動作 電圧V d d d in の条件に、電圧V B C M III による制勢がなくなる。このため、参照電圧発生回路 5 の後段に接続される電圧変換回路 2 や、ヒューズセル制御回路 3、ヒューズセル回路 4 の回路設計で・ジンが大きくなる。

【0069】よって、参照電圧発生回路5は、参照電圧 発生回路205に比べて、後段の回路の設計に自由皮が 特られる。また、マージンが大きくなる、および電圧V BGRMINを電圧VPORSTよりも小さくしなければならな い、という制勢がなくなるので、歩留りの向上が期待で

【0070】 上配第1の実施形態では、これらのような 利点についても得ることができる。なお、上記参照電圧 発生回路 5においては、出力段51の負荷にPMOS P3を用いたが、この負荷は、数メガオームの高低抗に 変えることもできる。この場合には、入力段52は不要 である。

【0071】また、出力限51の負荷を高い抵抗とすれ は、電源投入によって上がり出した外部電源Vddの電 位が、基準や比尺EFCのしきい値電圧VTITHEFCを超え れば、基準電圧Vrefが発生されるようになる。このた め、界圧回路1を信号のNRST'によってリセットしなく ても、界圧回路1を動作させることも可能になる。 【0072】【第2の実施物態】上記第1の実施物態と 示した参照電圧発生回路5は、ほぼ基準セルREFCの しきい値電圧VTHREFCのレベルを持つ参照電圧Vrefを 発生した。しかし、参照電圧Vref は、ほぼ基準セルR EFCのしきい値電圧VTHREFC以外のレベルとすること もできる。

【0073】この第2の実態形態は、参照電圧Vrefのレベルを変換する例に関する。図7は、この発明の第2の実態形態に係る半導体集積回路装置の回路図である。なお、図7において、図1と同一の部分については同一の参照符号を付す。

【0074】図7に示すように、第2の実施形態では、 参照電圧発生回路5の後段に、電流変換回路6が接続さ れている、電流変換回路6は、参照電圧Vref を電流変 境し、参照電圧Vref に変換する。参照電圧Vref は、電圧変換回路2に供給さん。電流変換即路6は、参照電圧Vref が入力される入力段61、郵照電圧Vre f を出力する出力段62を有するカレントミラー回路 である。

【0075】電流変換回路6は、参照電圧Vrefを、以 下説明するようなレベルの参照電圧Vref で変換す る。抵抗R11に流れる入力段電流 I11は、 I11 = Vref /R11

抵抗R12に流れる出力段電流 I12は、

抵抗に12に流れる田川校電流112は 112 = Vref ' /R12

カレントミラー回路においては、入力段電流 I 1 1 と出 力段電流 I 1 2 と が互いに等しいので、 Vref / R 1 1 = Vref ' / R 1 2

Vref /R11 = Vref '/R12 となる。

【0076】ゆえに参照電圧Vref ' は、 Vref ' = (R12/R11) · Vref となる。

【0077】参照電圧Vref は、ほぼ基準セルREFCのしきい値電圧VTHREFCであるので、参照電圧Vref 'は、

【0078】このように第2の実施形態によれば、ほぼ

Vref ' ≒ (R12/R11)·VTHREFC となる。

基準セルREFCのしきい値電圧VTIBEFCのレベルを持つ参照電圧VTefでを、抵抗用11と抵抗用12との抵抗 比信したレベルを持つ参照電圧VTefでに変換すること ができる。参照電圧VTefでは、参照電圧VTefでは、とユーズセルのしきい値電圧VTBFCと同様に、電源 電圧の変勢や温度の変勢に応じて変動する。よって、第 1の実施形態と同様の効果を得ることができる。 「0079][第3の実施形態]上述の実施形態は、砂 電圧VTBFCの上が地をと同様の効果を得ることができる。 までは、はは正準セルREFCのしきい値電圧VTBFCのした。基準セル を選に発生的でのレベルを持つ参照電圧VTefを発生する。しきい値電圧VTBFFCは、基準セルR EFCに紫外線を照射し、その浮遊ゲートから電子を放 出させた状態でのしきい値電圧である。したがって、参 駅電圧Vref は、ほぼ基準セルREFCの初期しきい値 電圧VTMEFCint、となる。

【0080】このような参照電圧Vrefを、初期しきい 値電圧VTHEFCint、LU外のレベルに変更するには、上記 第2の実施形態により説明したように、参照電圧Vref を審査変権同路もにより電流変権すれば扱い。

【0081】しかし、参照電圧Vrefを、初期しきい値電圧VTHRFでint. LDMのレベルに変更するには、基準セルREFCの浮遊ゲートに電子を注入、即ち基準セルREFにデータを書き込むようにしても良い。

【0082】このような解るの実施が認によれば、電流 変換回路6がなくても、参照電圧Vref を、初期しきい 値電圧VTREFCint. DJ外のレベルに変更することができ る。しかも、浮遊ゲートに注入される電子の量を制御す ることにより、そのしきい値電圧VTREFCを、アナログ 的に変化させることができる。よって、参照電圧Vref のレベルの設定に、より広い自由度を得ることができ る。

【0083】このように基準セルREFCにデータを書き込み、参照電圧Vrefのレベルを設定する構成は、特に図示しないが、参照電圧発生回路5にデータ書き込み回路を接続すれば良い。

【0084】また、参照電圧発生回路5にデータ消去回路を接続することも可能である。この場合には、基準セルREFCからデータを消去できるので、参照電圧Vrefの設定をやり直すことができる。

【0085】参照電圧Vref の設定をやり直せる構成に よれば、参照電圧Vref の最適なレベルをチップ状態で 試験してモニタできる、という利点を得ることができ る。なお、この第3の実施形態は、第2の実施形態と併 用されても良い。

【0086】[第4の実施形態]上記第1の実施形態では、信号FSBIASを、ヒューズセル制御回路 3により発生させた。信号FSBIASをサトに受けるNMOS N I 1の役目は、ヒューズセルFCに生ずる"ソフトライト現象"を抑制することである。即ちNMOS N I 1 は、NMOS N I 4 と同様の役目を持つ。したがって、NMOS N I 1 のチートには、信号FSBIASに代え、バイフス電圧VBIASを供給するようにしても良い。【0087】 図8は、この発用の第4の実施的能に係る半導体集積回路装置の回路図である。なお、図8において、図1と同一の部分については同一の参照を付す。図8に示すように、第4の実施所能では、VBIAS生口路53が発生する電圧VBIASを、NMOS N I 4のゲートに供給すると同時に、NMOS N I 1のゲートにも供給すると同時に、NMOS N I 1のゲートにも供給すると同時に、NMOS N I 1のゲートにも供給すると同時に、NMOS N I 1のゲートにも

【0088】このような第4の実施形態によれば、NM OS NI4、NI1のゲートにそれぞれ、バイアス電 EVBIASを供給するので、NMOS NI4、NI1それぞれのゲートの電圧を玩いに等しくできる。これによい、基準や比EFCのドレインの電圧と、これではしたできる。このため、基準や比REFCに印加される電圧の条件を、ヒューズセルFCに印加される電圧の条件を、ヒューズセルFCに印加される電圧の条件を強めて近くすることができる。よって、電源電圧の変動や温度の変動に応じた参照電圧VTIFCの変動により近いものにできる。

【0089】また、第4の実施形態によれば、ヒューズ セル制御回路 3から、信号FSBIASを発生させるた めの回路系を削減でき、回路の規模を縮小できる利点も 同時に得ることができる。

【0090】 [第5の実験形態]第1の実験形態においても述べたが、膨大な回路が集積される集積回路中から、アナログ系回路を一つでも省くことは、設計者に対する負担の軽減、および開発速度の向上に寄与する。 【0091】上記第1の実験形態により説明した電圧変値開終とは、PDDRレギュレータ22を有する。VD

拠回路 2は、VDD R レデュレータ 2 2 と有する。 VD D R レギュレータ 2 2 は、差動増幅器 O P. 2 を用い て、昇圧電圧 V D D P を読み出し電圧 V D D R にレギュ レートする。差動増幅器 OP. 2 は、アナログ 系回路であ る。

【0092】この第5の実施形態は、差勤増幅器DP.2 を用いないVDDRレギュレータ12を提供するもので ある。図9は、この発明の第5の実施形態に係るレギュ レータの一回路例を示す回路図である。

【0093】図9に示すように、第5の実施が限に係る レギュレーク22、は、電流変換回路71、およびドレ インに昇圧電圧VDDPが供給され、ソースから読み出 し電圧VDDRを出力する、しきい電圧がほぼOVとさ れたNMOS N17を有している。NMOS N17 は、ソースフェロア型の際圧配巻を構成する

【0094】NMOS NI7のしきい値電圧を "VTHI" とすると、NMOS NI7のソースの電圧、即ち 踏み出し電圧VDDRは、

VDDR = VR - VTHI

となる。NMOS NI7のしきい値電圧VTHI はほぼ 0 Vであるので、読み出し電圧VDDRは、

VDDR = VR

rt5.

【0095】このように、NMOS N17は、昇圧電 EVDDPをはぼ、そのゲートの電圧、即ちレギュレート電圧VRにレギュレートする。電流変換即除71は、 参照電圧VRにとを電流変換し、レギュレート電圧VRに 変換する。レギュレート電圧VRは、NMOS N17 のゲートに供給される。電流変換即路71は、参照電圧 Vret が入力される入力段72、レギュレート電圧VR を出力さん出力段73を有さるカレントミラー回路であ 8.

【0096】電流変換回路71は、参照電圧Vref を、 以下説明するようなレベルのレギュレート電圧VRに変 換する。抵抗R21に流れる入力段電流I21は、

I 21 = Vref / R 21 抵抗R 2 2 に流れる出力段電流 I 2 2 は、

I22 = VR/R22

カレントミラー回路においては、入力段電流 I 21と出 力段電流 I 22とが互いに等しいので、

Vref /R21 = VR/R22

となる

【0097】ゆえにレギュレート電圧VRは、 VR = (R22/R21)・Vref

となる。

【0098】参照電圧Vrefは、ほぼ基準セルREFC のしきい値電圧VTHREFCである、とすると、レギュレート電圧VRは

VR = (R22/R21) · VTHREFC

となる。 【0099】このように第5の実施形態によれば、参照

【0099】このように等うの実施が際によれば、参照 症圧 Verf を、抵抗 R 2 1と を放抗 R 2 2 との 板抗 比俗し たレベルを持つレギュレート電圧 V R に変換する。レギ ュレート電圧 V R は、参照電圧 V V erf を電流変換して得 たものである。このため、レギュレート電圧 V R は、ヒ ューズ たれのしきい値電圧 V I I I I V に関係し、電源電圧の 変動や温極の変動体に形で 文動する。

【0100】このように変動するレギュレート電圧VR を、ソースフォロリ型の際圧回路、即ちNMOS NI 7のゲートに供給し、このNMOS NI7によって昇 圧電圧VDDPを読み出し電圧VDDRにレギュレート する。ソースフォロリ型の際圧回路においては、そのソ ースの電圧が、ゲートの電圧に応じて変動するので、読 み出し電圧VDDRは、レギュレート電圧VRの変動に 応じて変動するようになる。

(0101]よって、読み出し電圧VDDRを、電源電 西変動や温度の変動に防じたとユーズセルのしきい値 電圧VIFECの変動に併せて、変動させることができる。 しかも、第5の実績形態では、このようなレギュレータ 22'を、アナログ系回路、即ち差動増幅器や、帰運制 がを用いないで構成できる。

【0102】よって、レギュレータ22'は、レギュレータ22よりも、より小雨積で形成できる。また、膨大 な回路が集積される集積回路中から、アナログ系回路を 一つ削減でき、設計者に対する負担の軽減、および開発 凍度を向上できる。

【0103】図10は、この発明の第5の実施形態に係るレギュレータの他の回路例を示す回路図である。図1 のにおいて、図9と同一の部分については同一の参照符 号を付す。

【0104】他の回路例は、参照電圧Vrefを、電流変

換回路71の抵抗R21と抵抗R22との抵抗比倍だけでは、所望のレギュレート電圧VRに変換することが困難となった場合に使用できるものである。

【0105】図10に示すように、他の回路例は、電流 変換回路71に、入力段74をさらに加えたものであ

る。入力段74には、バイアス電圧VBIASが入力される。他の回路例では、参照電圧Vrefを、以下説明するようなレベルのレギュレート電圧VRに変換する。
[0106]抵抗官21に流れる第1の入力段電流12

【0106】抵抗R21に流れる第1の入力段電流 I 1は、

I21 = Vref /R21

抵抗R23に流れる第2の入力段電流 I 23は、

I 23 = VBIAS/R23 抵抗R22に流れる出力段電流I22は、

I22 = VR/R22

複数のカレントミラー入力段を有するカレントミラー回 路においては、入力段電流の和と出力段電流とが互いに 等しくなるので、

Vref /R 21 + VBIAS/R 23 = VR/R 2

となる。

【0107】ゆえにレギュレート電圧VRは、 VR=(R22/R21)・Vref+(R22/R2 3)・VBIAS

となる。

【0108】参照電圧Vref は、ほぼ基準セルREFC のしきい値電圧VTHREFCである、とすると、レギュレー ト電圧VRは、

 $VR = (R22/R21) \cdot VTHREFC + (R22/R23) \cdot VBIAS$ 

となる。

【0109】このように、他の回路例によれば、一回路 例に比べて、レギュレート電圧VRに、電圧(R22/ R23)・VBIASが加算されるので、例えば集積回路中 の抵抗の種類が限られている場合に、レギュレート電圧 VRの設定に自由度を持たせることができる。

【0110】また、特に図示しないが、カレントミラー 人力段74に入力される電圧は、バイアス電圧VBIAS以 外の電圧に変更することも可能である。他の電圧の例と しては、バンドギャップレファレンス回路から発生され た電圧がある。

【011】なお、この発明は、バンドギャップレファレンス回顧を否定するものではなく、読み出し電圧プレフトの変像に使用する参照電圧Vrefを、バンドギャップレファレンス回路を利用して発生させると、読み出し電圧VDDRのレベルが電調電圧の変動や、温度変動に係る。

【0112】半導体集積回路中には、電源電圧の変動 や、温度の変動に係わらずに、ほぼ一定レベルの電圧を 発生できるバンドギャップレファレンス回路を必要とす る回路も多い。即ち、この発明が適用される半導体集積 回路装置においても、バンドギャップレファレンス回路 は、搭載されていることが多いのである。

【0113】また、特に図示しないが、第2の実施形態で説明した参照電圧Vref \* を、電流変換回路71の入力度72に入力するように変形することでも、レギュレート電圧VRの設定値を、電圧(R22/R21)・VTHEFCUMのレベルにできる。

【0114】もちろん、この変形は、上記他の回路例と 併用することも可能である。

[第6の実施形態]上記第1の実施形態に係る半導体集 積回路装置では、VDDPディテクタ21、VDDRレ ギュレータ22、VDDRディテクタ23を有する。こ れらの回路は全て、差動増幅器(オペアンプ)を含んで

【0115】この第6の実験形態は、差動情報器を用いないで、読み出し電圧VDDRを出力できる回路を提供するものである。図11は、この発明の第6の実態形態に係る電圧変換回路の一回路例を示す回路図である。図12は、その主要な信号または電圧波形を示す波形図である。

【0116】なお、上記実施形態では、信号PONRST'が "L"レベルとなると、昇圧回路1が昇圧電圧VDDP を出力し出す例を示したが、この第5の実施形態では、 信号PONRST'が無くても、動作し出す例を示・以下、 その構成を、その動作とともに説明する。

【0117]図12に示すように、外部電源Vddの電かのVから上昇し、最小動作電圧Vddminに達すると、図11に示す電圧受験回路 2'のインバータIMV. 7の出力が、外部電源Vddの電位上昇に併せて上昇し出す。これともに、昇圧電路1は、外部電源Vddの昇圧動作を開始し、昇圧電圧VDDPを出力する。昇圧回路1'の一回路例を図13に示す。昇圧電圧VDDP 大力する。昇圧回路1'の一回路例を図13に示す。昇圧電圧VDD東域影形態では、昇圧電圧VDDPが、読み出し電圧VDPPを出力をは、昇圧電圧VDDPが、読み出し電圧VDPPを出

【0118】図11に示すように、参照電圧発生回路 5'の参照電圧出力段51'は、参照電圧Vrefを発生 させるための負荷を、PMOS P3ではなく、抵抗R 31としている。抵抗R31は、数メガオームの高い抵 抗値を持つ。このような多照電圧発生回路5'は、図1 に示したような入力段52を必要とせずに、参照電圧V refを発生することができる。

【0119】昇圧電圧VDDPのレベルが、基準セルR EFCのしきい値電圧VTIREFCを超えると、基準セルR EFCはは"ON"する、基準セルREFCが"ON"すると、3頻度旺VTでは、ほぼ基準セルREFCのしきい値電圧VTIREFCで安定するようになる。昇圧電圧VD DPと参照電圧VTで との関係を図14(4)に示す。 参照電圧Vref は、電圧変換回路2''のVDDRレギュレータ22''に供給される。

【0120】VDDRレギュレータ22"は、昇圧電圧 VDDPを、所定レベルの読み出し電圧VDDRにレギ ュレートする機能と同時に、読み出し電圧VDDRが所 定レベルに達したことを検知するディテクタとしての機 能を併せ持つ。

【0121】VDDRレギュレータ22"は、ソースに 乗圧電圧VDDPの供給を受けるPMOS P6、およ びPMOS P6のドレインと回路内接地電位Vssと の間に直列に接続された抵抗で32とを含む、抵抗R3 3は、数メガナムの高・抵抗を参特の PMOS P 6のドレインと抵抗R32とのノド81からは、昇圧 電圧VDDPが、所定の読み出し電圧VDDRのレベル に達したか音がを検知する検知事を検り事を

【0122】検知電圧VOは、昇圧電圧VDDPのルベルが、基準セルREFCのしまい値電圧VTIRIFCを超え、さらにPMOS P6のはらい値電圧VTIRIFでを超さると、昇圧電圧VDDPの上昇に併せて上昇する。即ち、検知電圧Vのルベルは、PMOS P6がつFF"している間、"L"レベルであり、"ON"すると"H"レベルとなる、昇圧電圧VDDPと検知電圧VOとの関係を図14(B)に示す。検知電圧VOは、インバータIW、8、およびレベルシフタLS、2に機絡される。

【0123】検知電圧VOのレベルが、インバータINV 8、およびレベルシフタLS. 2のしきい値電圧よりも低 い間(PMOS P6が "OFF")は、レベルシフタ LS. 2のNMOS NE 8が "OFF"、NMOS N E9が "ON" する。これにより、電圧変換問題?" は、"L" レベルの信号SVDOR、"H" レベルの信号CP ENを出力する。信号CPEが" "H" レベルの間、昇圧回路 1、は、外電深以 d o 均 昇圧動作を行う、 1、は、外電深以 d o 均 昇圧動作を行う。

【0124】PMOS P6が"ON"し、検知電圧V ののレベルが、インバークINV. 8、およびレベルシフタ IS、2のしきい値電圧を超えると、レベルシフタIS、2 のNMOS NE 8が"ON"、NMOS NE 9が "OFF"する。これにより、電圧変換回路 2"は、

"H"レベルの信号SVDDR、"L"レベルの信号でBVB 出力する。信号CPBが"L"レベルの間、昇圧回路 1 は、外部電源V d dの昇圧動作を停止する。これとも に、信号SVDDRが"H"レベルとなることにより、昇圧 電圧VDDPが所定の読み出し電圧VDDRに達したこ とが検知される。

【0125】次に、読み出し電圧VDDRのレベルについて説明する。VDDRレギュレータ22"のPMOSP6のしきい値電圧を "VTHP" とすると、PMOSP6は、昇圧電圧VDDPが下記のレベルに達したとき、"ON" する。

[0126] VDDP = Vref + | VTHP |

即ち、昇圧電圧VDDPは、PMOS P6が"ON" することにより、電圧"Vref + | VTIIP | "にレギュ レートされる。この電圧"Vref + | VTIIP | "が、読 次出し電圧VDDRとなる。

【0127】参照電圧Vref は、ほぼ基準セルREFC のしきい値電圧VTHREFCである、とすると、昇圧電圧V DDPは、

VDDP ≒ VTHREFC + | VTHP | となる。

【0128】このように第6の実施形態では、昇圧電圧 VDDPを、ほぼ基準セルREFCのしきい値電圧VH BEFCに、PMOS P6のしきい値電圧VHPの絶対値 を加算したレベルにレギュレートできる。このレギュレ ートされて電圧が、読み出じ電圧VDDFとなる。電圧 VTREFC + | VTPP | "は、ほぼ3.7Vであ

○ . 【0129】このような読み出し電圧VDDRであって も、電源電圧の変勢や温度の変動によって、基準セルR EFCのしきい値電圧VTIREが変動するので、ヒュー ズセルFCのしきい値電圧の変動に併せて変動するよう になる、これにより、上記実施形態と同様の効果を得る ことができる。

【0130】しかも、第6の実施形態によれば、差動増 幅器的。2 2ま比が帰還制御を用いずに、昇圧電圧VDD を誘決出し歴VDDRにサイニレートできるので、 回路設計が行い易く、かつ"発振現象"への対策が不要 である。歩留りの向上も期待できる。さらに第6の実施 形態によれば、差動増陽部の。3 を含むVDFディテ クタ23も不要であるので、回路数の削減を達成できる と同時に、上記の効果をより顕著に得ることができる。 (0131)また、第6の実施形態により設計された参 照電圧発生回路5°では、その出力段51°の電源として、昇圧電圧VDDPを用いている。この構成によれ ば、次のような利点がある。

【0133】そこで、第6の実施形態のように、出力段 51'の電源を、外部電源Vddを昇圧した昇圧電圧V DDPとすることで、外部電源Vddが、基準セルRE FCのしきい値電圧よりも低い場合においても、基準セ ルREFCを"ON"させることができる。

【0134】第6の実施形態によれば、このような利点をさらに得ることができる。なお、第6の実施形態にお

- いて、読み出し電圧VDDRは"Vref + | VTHP | " となる。このような読み出し電圧VDDRのレベルを変 更するには、(A)参照電圧Vref のレベルを変更す る、(B) PMOS P6のしきい値電圧VTHPを変更 する、これらの少なくともいずれかで可能である。
- 【0135】上記(A)については、基準セルREFC のしきい値電圧VTHREFCを変更すれば良い、上記第3の 実能料態でも述べた通り、基準セルREFCは、不揮発 性メモリセルであるので、電子を浮遊ゲートに注入(即 ちデータを書き込む)すれば、そのしきい値電圧VTHRE FCを変更できる。
- 【0136】また、抵抗R31、R32の抵抗備を変更することでも、参照電圧VFE を変更できる。抵抗R31、R32の抵抗値は、参照電圧出力段51、の電源電圧 任第6の実練形態では非圧電圧VDDP)と基準セル民EFCのトレイン電流の関係に作用する、基準セルREFCのときい値電圧VTHEFGは、そのドレイン電流が規定値(通常、1ルA)に遠したときのゲートの電流性、と変奏される。即ち、基準セルREFCのドレイン電流が規定値に達したときの、参照電圧出力段51、の電源電圧のレルを変更すれば、ドレイン電流が規定値に達したときのが一トの電圧を変更できる。これは、基準セルREFCのしきい値電圧VTHEFCが変更されたことと等値である。
- 【0137】上記(B)については、PMOS P6の ゲート酸化騰の厚さを変更する、チャネルイオン注入の 有無、およびゲート長を変更する、の少なくともいずれ かで可能である。
- 【0138】また、これらのような方法によりしきい値 電圧VTIP を変更したPMOSを、数種類、チップ中に 設けておいても良い。このように構成すれば、庭様用マ スクを変更し、任意のしきい値電圧のPMOSを選べ ば、PMOS P6のしきい値電圧VTIP を変更でき る。即ち、製造プロセスを変更せず、配線用マスクを交 携するだけでPMOS P6のしきい値電圧VTIP を変 更できる。
- 【0139】また、この方法は、抵抗R31、R32に おいても使用できる。即ち、抵抗値の異なる抵抗を、数 種類、チップ中に設けておく。そして、配線用マスクを 変更して、任意の抵抗値の抵抗を選べば、抵抗R31、 R32の抵抗値を変更できる。
- 【0140】このようなしきい値電圧の異なるPMO S、および抵抗値の異なる抵抗を、数種類チップに設け ておく方法は、製造プロセスを変更せず、産機用マスク を交換するだけで、読み出し電圧VDDRのレベルを変 更できる。このため、製品の受注から完成までのターン ・アラウンド・タイムを短、できる。
- 【0141】また、基準セルREFCにデータを書き込んで、そのしきい値電圧VTHREFCを変更する構成においても、参照電圧発生回路5'に、書き込み回路、および

- 消去回路を設ければ良いので、製造プロセスを変更せず に、読み出し電圧VDDRのレベルを変更できる。この ため、上記同様、製品の受注から完成までのターン・ア ラウンド・タイムを報くできる。
- 【0142】[第7の実施形態]上述した実施形態は、 昇圧回路1または1'を、データの読み出し/ラッチシ ーケンス終了後においても動作させることが想定されて いる。
- 【0143】しかし、昇圧回路1または1°は、データ の読み出しノラッチシーケンス終了後に、非活性として も良い、なお、昇圧回路13年なは1°を、データの読み 出しノラッチシーケンス終了後に非活性とするには、特 に図示しないが、信号FENDを使用して、昇圧回路1ま たは1°のリングオシレータ11を、非活性にすれば良 い。
- 【0144】このような第7の実施形態によれば、データの読み出しノラッチシーケンス終了後に、昇圧回路1 または11を非活性とするので、消費電力を低減できる、という利点を得ることができる。
- 【0145】[第8の実施形態]この第8の実施形態は、この発明が適用される半導体集積回路装置の一例に関する。
- 【0146】図15は、この発明を適用できるフラッシュEEPROMの一構成例を示すプロック図、図16は ヒューズセル回路の一回路例を示すで回路図である。図1 5に示すように、フラッシュEEPROMチップ100 内には、メモリセルMCが行列状に集積されたメモリセルアレイ101が形成されている。
- 【0148】アドレスバッファ102は、外部からのアドレス信号を受け、内部アドレス信号を発生する。アドレスバッファ102で発生された内部アドレス信号は、ローデコーダ(R/D)103、カラムデコーダ(C/D)104に供給される。
- 【0149】ローデコーダ103は、内部アドレス信号 にしたがって、ワード線WL(ロー)を選択する。カラ ムデコーダ104は、内部アドレス信号にしたがって、 ビット線BL(カラム)を選択する。
- 【0150】カラムセレクタ105は、カラムデコーダ 104の出力を受け、選択されたビット線BLを、セン スアンプ106、または書き込み回路107に電気的に 接続する。

【0151】センスアンプ106は、データ読み出し時 に、選択されたメモリセルMCから、ビット線BLを介 して読み出されたデータを増編する。書き込み回路10 7は、データ書き込み時に、選択されたメモリセルMC に、ビット線BLを介してデータを書き込む。

【0152】 I/Oバッファ108は、データ読み出し 時に、センスアンア106から出力された読み出しデー タを、外部に出力する。また、データ書き込み時に、外 都から入力された書き込みデータを、書き込み回路10 7に入力する。

【0153】このようなフラッシュEEPROMにおいて、ヒューズセル回路4は、メモリセルアレイ101内の不良カラム/ローを、予備のカラム/ローに置換する、いわゆるリダンダンシデータを記憶する回路に使用される。

【0154】ヒューズセル回路4は、不良カラム/ロー に対応した不良アドレスデータを記憶している。ヒュー ズセル回路4は、記憶した不良アドレスデータ (FIISE) を、不良アドレス判定回路109に対して出力する。ヒ ューズセル回路4の具体的な回路例を図16に示す。上 記実施形態では、ヒューズセルFCを1つのみ示した。 しかし、実際には多くのデータを記憶するために、図1 6に示すように、ヒューズセルFCは、複数設けられ る。そして、これら複数のヒューズセルFCから一度に データを読み出し、それぞれラッチ回路LATにラッチ するようになっている。ラッチ回路LATは、装置が通 常の動作をしている間、複数のデータFUSE(同図には、 8ビットのデータFUSE 1~FUSE 8を示す。)を出力し続 ける。この第8の実施形態では、複数のラッチ回路LA Tは、8ビットのデータFUSE 1~FUSE8を、不良アドレ スデータとして出力する。

ス/一/とことは別から。 【0155】不良アドレスデータは、不良アドレス判定回路109 は、アドレスバッファ102からの内部アドレスと、不 良アドレスデータと比較する。内部アドレスと、不良 ドレスデータと比較する。内部アドレスや定回路1 09は、正規のローデコーダ(R/D)。もしくは正理 のカラムデコーダ(C/D)に代えて、予備のローデコーダ(スペアR/D)。もしくは子側のカラムデコーダ(C/D)に代えて、予備のカラムデコーダ(スペアC/D)を選択する。これにより、欠陥のあった正規のツード線、もしくは予備のビット線が選択されるようになり、欠陥のあったメモリセアレイ101 を持つサップを対応のあったメモリセルアレイ101

【0156】この発明は、図15に示すようなフラッシュEEPROMに使用することができる。なお、この発明は、図15に示すフラッシュEEPROMばかりでなく、リダンダンシ技術が用いられる、他の半導体メモリにも使用できることはもちろんである。

【0157】また、ヒューズセル回路4には、リダンダ

ンシデータばかりでなく、チップの仕様を切り換えるようなデータを記憶させることができる。チップの仕様を 切り換えるデータの例を下記する。

【0158】(A) I/Oビット数を切り換えるデータ、(B) 書き込み/消去禁止のブロックを指定するデータ、(C) 外部パッドの位置をパッナジに対応させて切り換えるデータ、(D) データ消去のブロックサイズを決めるトップ・ブート/ボトム・ブートを切り換えるデータ、これらのようなデータを記憶させることができる。

【0159】また、チップのテストに使用されていたビ ルトインテスト回路を、テスト終了後に使用禁止にする データを記憶させることもできる。このように、この発 明に係る半導体集積回路装置が具備するヒューズセル回 路 4 は、リダンダンシデータばかりでなく、上記のよう なデータを記憶させることができる。したがって、この 発明は、半導体メモリに限らず、他の半導体集積回路装 置、例えばマイクロプロセッサにも使用することができ る。

## [0160]

【発明の効果】以上説明したように、この発明によれ ば、読み出し電圧とヒュースセルの記憶データに対応し たしきい値電圧との差を、電源の電圧変動や温度変動に 係わらずに大きく保てる半導体集積回路装置を提供でき る。

#### 【図面の簡単な説明】

【図1】図1はこの発明の第1の実施形態に係る半導体 集積回路装置の回路図。

【図2】図2はこの発明の第1の実施形態に係る半導体 集積回路装置の動作を示す波形図。

【図3】図3は昇圧回路の一回路例を示す回路図。

【図4】図4はヒューズセル制御回路の一回路例を示す 回路図。

【図5】図5はヒューズセル制御回路の一回路例を示す 回路図。

【図6】図6(A)は従来における読み出し電圧および ヒューズセルのしきい値電圧の温度依存性を示す図、図 6(B)はこの発明における読み出し電圧およびヒュー ズセルのしきい値電圧の温度依存性を示す図。

【図7】図7はこの発明の第2の実施形態に係る半導体 集積回路装置の回路図。

【図8】図8はこの発明の第4の実施形態に係る半導体 集積回路装置の回路図。

【図9】図9はこの発明の第5の実施形態に係る半導体 集積回路装置の回路図。

【図10】図10はこの発明の第5の実施形態に係る半 導体集積回路装置の他の回路図。

【図11】図11はこの発明の第6の実施形態に係る半 導体集積回路装置の回路図。


【図12】図12はこの発明の第6の実施形態に係る半


### 導体集積回路装置の動作を示す波形図。


- 【図13】図13は昇圧回路の一回路例を示す回路図。
- 【図14】図14(A)は参照電圧Vref と昇圧電圧V DDPとの関係を示す図、図14(B)は電圧VOと昇
- 圧電圧VDDPとの関係を示す図。
- 【図15】図15はこの発明を適用できるフラッシュE EPROMのブロック図。
- 【図16】図16はヒューズセル回路の一回路例を示す 回路図
  - 【図17】図17は従来回路の回路図。
  - 【図18】図18は従来回路の動作を示す波形図。
  - 【符号の説明】
- 1、1'…昇圧回路、
- 2、2'、2''…電圧変換回路、
- 3…ヒューズセル制御回路、
- 4…ヒューズセル回路、
- 5、5'…参照電圧発生回路、
- 6…電流変換回路(カレントミラー回路)、
- 11…リングオシレータ、
- 12…チャージポンプ回路、
- 21…VDDPディテクタ、
- 22、22'、22''...VDDRレギュレータ、
- 23…VDDRディテクタ、
- 31…フリップフロップ
- 32…パルス信号発生回路。
- 33…遅延回路、
- 3.4…パルス信号発生回路。

- 41…読み出しデータが得られるノード、
- 51、51'…参照電圧出力段、
- 52…VBIAS発生回路。
- 53…入力段。
- 54…参照電圧が得られるノード、
- 55…バイアス電圧が得られるノード、
- 56…定電流源、
- 57…入力電圧が得られるノード。
- 61…入力段.
- 62…出力段、
- 71…電流変換回路(カレントミラー回路)、
- 72…入力段、
- 73…出力段、 74…入力段。
- 81…検知電圧が得られるノード
- P1~P6...PMOS.
- NII~NI5…しきい値電圧がほぼOVとされたNM
- 0.0
  - NE1~NE9...NMOS.
  - MC…メモリセル、
  - FC…ヒューズセル、
  - REFC…基準セル、
  - LAT…ラッチ同路。
- TG…接続回路、
- INV. 1~INV. 7…インバータ、
- LS. 1、LS. 2…レベルシフタ、
- OP. 1~OP. 3···差動增幅器。


## 【図1】










[図4]





【図5】






















【図15】



【図16】



[図17]



フロントページの続き

(51) Int. Cl.7

識別記号

FΙ

(参考)

HO1L 21/82 (72)発明者 番場 博則

> 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(72)発明者 志賀 仁

神奈川県川崎市幸区堀川町580番1号 株 式会計東芝半導体システム技術センター内 Fターム(参考) 5B015 HH01 HH03 JJ41 JJ44 KB63 KB64 KB65 KB91 KB92 NN09

QQ15 QQ16

5B025 AA01 AB01 AC01 AD09 AE08

5F038 AV15 BB02 BB04 BB05 BB08 BG02 BG03 BG05 BG06 DF01

DF05 DF12 EZ20

5F064 BB07 BB14 BB19 BB24 BB40

CC12 CC21 CC22 CC23 DD36

5L106 AA10 CC09 FF08 GG07